Electronique : circuits et composants

LA BOMBE AMD Zen 7 = 7 GHz + 448 Mo de 3DV-Cache, AMD va écraser Intel (Nova Lake) ?

[PKG Part1] Battery-to-AP Power Path

[PKG Partie 1] Chemin d'alimentation batterie-AP

The Amazing Longevity of Moore's Law: 65 Years and Going Strong

L'étonnante longévité de la loi de Moore : 65 ans et toujours aussi forte

Connect to the World with Analog Circuits

Connectez-vous au monde grâce aux circuits analogiques

037 Temperature dependent resistor simulation LTspice

037 Simulation de résistances dépendantes de la température avec LTspice

06 Component selection techniques Capacitor

06 Techniques de sélection de composants Condensateur

05 Component selection techniques MOSFET

05 Techniques de sélection des composants MOSFET

02 Component selection techniques Resistor

02 Techniques de sélection des composants Résistance

036 Monte Carlo simulation voltage source

036 Simulation Monte Carlo de la source de tension

035 Worst case analysis simulation opamp amp1

035 Simulation d'analyse du pire cas opamp amp1

20x Plus Rapide & 20x Moins Cher que les GPU Nvidia ! Cette Puce IA est incroyable !

001 Vivado FPGA project creation

001 Création de projet Vivado FPGA

New Challenges In Signoff

Nouveaux défis dans la signature

sta lec40 SOCV AOCV POCV | static timing analysis tutorial | VLSI Academy

sta lec40 SOCV AOCV POCV | Tutoriel d'analyse statique des timings | VLSI Academy

Inside the Secret Lab Designing the World’s Most Advanced Chips

Dans le laboratoire secret qui conçoit les puces les plus avancées au monde

Inside Chips: One-on-One With proteanTecs CEO Shai Cohen

Dans les puces : en tête-à-tête avec le PDG de proteanTecs, Shai Cohen

PD Lec 70 : Timing ECOs | Demystifying late stage adjustment with Example | VLSI | Physical Design

PD Lec 70 : Timing ECOs | Démystifier l’ajustement de dernière étape avec Exemple | VLSI | Conception physique

Who Actually Owns the Blueprints for the World’s AI Chips?

Qui possède réellement les plans des puces IA du monde ?

PD Lec 69 - Routing Algorithms Explained | VLSI | Physical Design

PD Lec 69 - Explication des algorithmes de routage | VLSI | Conception physique

TERMINATED TWO-PORT NETWORKS | NETWORK ANALYSIS AND SYSTHESIS | LECTURE 09 BY DR. A. K. RAI | AKGEC

RÉSEAUX À DEUX PORTS TERMINÉS | ANALYSE ET SYNTHÈSE DE RÉSEAUX | CONFÉRENCE 09 PAR DR. A. K. RAI | AKGEC

INTEL va fabriquer de la RAM ! La Z-Angle Memory pour l'IA (Techno militaire !)

Changes In Chip Architectures At The Edge

Changements dans les architectures de puces à la périphérie

PD Lec 68 - Spef Extraction | VLSI | Physical Design

PD Lec 68 - Extraction de spécifications | VLSI | Conception physique

L'incroyable puce "Yangtze" ! Cet APU chinois est une DINGUERIE ! 😱

New AI Superchip That Challenges NVIDIA

La nouvelle superpuce IA qui défie NVIDIA

Challenges In Moving Data In Chips

Les défis liés au déplacement des données dans les puces

SEMICONDUCTOR MEMORIES | VLSI DESIGN | LECTURE 02 BY MS. UMA SHARMA | AKGEC

MÉMOIRES À SEMICONDUCTEURS | CONCEPTION VLSI | CONFÉRENCE 02 PAR MS. UMA SHARMA | AKGEC

Using Keysight ADS QuantumPro for Superconducting Qubit Chip Simulations - EPR and S-Parameters

Utilisation de Keysight ADS QuantumPro pour les simulations de puces à qubits supraconducteurs - EPR et paramètres S

INTRODUCTION TO TESTING | VLSI DESIGN | LECTURE 01 BY MS. UMA SHARMA | AKGEC

INTRODUCTION AUX TESTS | CONCEPTION VLSI | COURS 01 PAR MS. UMA SHARMA | AKGEC

Changes In Mixed-Signal IC Verification

Changements dans la vérification des circuits intégrés à signaux mixtes

Improving IC System Quality And Performance

Améliorer la qualité et les performances du système IC

AMD Annonce ZEN 6 Officiel et ZEN 7, INTEL est très mal !

Where Rubber Meets The Road - Perspectives From a Career Spanning Semiconductor IP Through Delivery

Là où le caoutchouc rencontre la route - Perspectives d'une carrière allant de la propriété intellectuelle des semi-conducteurs à la livraison

Electronique moléculaire de la molécule composant au calculateur intégré à base de graphène

Critical Factors For Storing Data In DRAM

Facteurs critiques pour le stockage des données dans la DRAM

Qualcomm: Chip Design Process for the AI age

Qualcomm : Processus de conception de puces à l’ère de l’IA

Multi-Die Verification

Vérification Multi-Die

OPAMP | FUNDAMENTALS OF ELECTRONICS ENGINEERING | LECTURE 04 BY MS. AMITA ASTHANA | AKGEC

OPAMP | FONDAMENTAUX DU GÉNIE ÉLECTRONIQUE | CONFÉRENCE 04 PAR MS. AMITA ASTHANA | AKGEC

Oscilloscope as a curve tracer (Oscilloscope Part -3)

Oscilloscope comme traceur de courbes (Oscilloscope Partie -3)

Benefits And Challenges Of Using Chiplets

Avantages et défis de l'utilisation des chiplets